退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:用于高速时钟生成的全数字锁相环
Ching-che Chung; Chen-yi Lee;
机译:简化数字锁相环的方式:未来采用数字信号处理来减轻杂散和干扰的时钟生成
机译:用于数GHz时钟生成的数字锁相环。
机译:高速调频原子力显微镜的宽带低延迟锁相环电路设计的定量比较
机译:一阶数字Bang-bang锁相环中环路延迟和参考时钟抖动的综合影响
机译:低功耗肖特基TTL高速数字锁相环集成电路的设计
机译:由锁相环产生的最小抖动的锁相环能力以及包含相同锁相环的时钟生成系统
机译:数字锁相环(D-PLL)的时钟产生电路
机译:用于数字调制器时钟生成的锁相环锁定检测装置
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。